Симпозиум VLSI-2020: Intel демонстрирует интеллектуальные технологии Edge и энергоэффективные исследования производительности

Что нового: На  этой неделе на  Симпозиуме по технологиям и схемам VLSI 2020 года Intel представит ряд исследований и технических перспектив компьютерных преобразований, основанных на данных, которые все чаще распределяются по ядру, периферии и конечным точкам. Директор по технологиям Майк Мейберри выступит с основным докладом «Будущее вычислений: как преобразование данных преобразует СБИС», в котором подчеркивается важность перехода вычислений с аппаратного / программного подхода к подходу к данным / информации.

«Огромный объем данных, проходящих через распределенную периферию, сетевую и облачную инфраструктуру, требует энергоэффективной и мощной обработки, которая должна происходить близко к месту генерирования данных, но часто ограничена пропускной способностью, памятью и ресурсами питания. Исследование, которое Intel Labs демонстрирует на VLSI Symposia, выделяет несколько новых подходов к более эффективным вычислениям, которые обещают широкий спектр приложений - от робототехники и дополненной реальности до машинного зрения и видеоаналитики. Этот объем исследований направлен на устранение препятствий на пути перемещения и вычисления данных, которые представляют собой самые большие проблемы с данными в будущем ».
–Вивек К. Де, сотрудник Intel и директор по исследованиям схемотехники, Intel Labs

Что будет представлено: Будет представлено  несколько исследовательских работ Intel, в которых рассматриваются новые технологии для более высокого уровня интеллекта и энергоэффективной работы в облачных системах пограничного сетевого уровня в будущем для растущего числа периферийных приложений. Некоторые темы, освещенные в научных статьях (полный список исследований в конце этого байта новостей) включают в себя:

Повышение эффективности и точности реконструкции 3D-сцен для Edge Robotics с использованием аппаратных ускорителей для литья лучей

Документ: ускоритель литья лучей в 10-нм CMOS для эффективной реконструкции 3D-сцен в приложениях Edge Robotics и дополненной реальности

Почему это важно:  Некоторые приложения, такие как новейшая робототехника и дополненная реальность, требуют точной, быстрой и энергоэффективной реконструкции сложных трехмерных сцен из огромных объемов данных, генерируемых операциями литья лучей, для плотной одновременной локализации и отображения в реальном времени (SLAM). ). В этой исследовательской работе Intel рассказывает о новом аппаратном ускорителе для литья лучей, в котором используются новые технологии для поддержания точности реконструкции сцены при достижении превосходных энергосберегающих характеристик. Эти инновационные подходы, включая такие методы, как поиск по наложению вокселов и аппаратное приближение вокселей, снижают потребность в доступе к локальной памяти, а также повышают энергоэффективность для будущих приложений робототехники и приложений с дополненной реальностью.

Сокращение энергозатрат при анализе видеопотока на основе глубокого обучения с помощью управляемой событиями визуальной обработки данных (EPU)

Бумага: 0.05pJ / Pixel 70fps FHD 1Meps Управляемый событиями блок обработки визуальных данных

Почему это важно: в  реальном времени основанная на глубоком обучении визуальная аналитика данных, используемая в таких приложениях, как безопасность и защита, включает быстрое обнаружение объектов из нескольких видеопотоков и требует высоких циклов вычислений и пропускной способности памяти. Входные кадры в этих камерах обычно отбираются, чтобы минимизировать эту нагрузку, что ухудшает точность изображения. В этом исследовании Intel демонстрирует управляемый событиями блок обработки визуальных данных (EPU), который - в сочетании с новыми алгоритмами - может инструктировать ускорители глубокого обучения обрабатывать только визуальные входы, используя основанные на движении «области интереса». Этот новый подход облегчает высокие требования к вычислениям и памяти для визуальной аналитики на грани.

Расширение пропускной способности локальной памяти для приложений искусственного интеллекта, машинного обучения и глубокого обучения

Бумага:  2X-Bandwidth Burst 6T-SRAM для ограниченной пропускной способности памяти.

Почему это важно:  Многие микросхемы ИИ, особенно те, которые используются для обработки естественного языка, такие как голосовые помощники, все чаще связаны с доступом к локальной памяти. Удвоение частоты или увеличение числа банков для решения этих проблем происходит за счет снижения мощности и эффективности использования площади, особенно в периферийных устройствах с ограниченным пространством. В этом исследовании Intel продемонстрировала использование массива 6T-SRAM для обеспечения в два раза более высокой пропускной способности чтения по требованию при работе в пакетном режиме с энергоэффективностью на 51% выше, чем удвоение частоты и на 30% эффективнее по площади, чем удвоение числа банков.

Полностью цифровой бинарный нейросетевой ускоритель

Документ:  полностью цифровой бинарный нейросетевой ускоритель 617TOPS / W в 10 нм FinFET CMOS

Почему это важно:  В периферийных устройствах с ограничением по мощности и ресурсам, где выходные сигналы с низкой точностью приемлемы для некоторых приложений, аналоговые двоичные нейронные сети (BNN) используются в качестве альтернативы нейронным сетям с более высокой точностью, которые требуют больших вычислительных ресурсов и занимают много памяти. Однако аналоговые BNN имеют более низкую точность прогнозирования, поскольку они менее терпимы к изменениям процесса и шуму. Посредством этого исследования Intel демонстрирует использование полностью цифрового BNN, который обеспечивает аналогичную энергоэффективность, аналогичную аналоговым методам в памяти, обеспечивая при этом большую надежность и масштабируемость для продвинутых технологических узлов.

Дополнительные исследования Intel, представленные во время VLSI Symposia 2020 года, включают следующие статьи:

  • Будущее вычислений: как преобразование данных преобразует СБИС
  • Цифровые стандартные IP-адреса с низкой тактовой мощностью для высокопроизводительных графических / AI-процессоров в 10-нм CMOS
  • Автономная реконфигурируемая сеть доставки электроэнергии (RPDN) для многоядерных SoC с динамическим управлением током
  • Транзисторы GaN и Si на 300 мм Si (111) с поддержкой 3D монолитной гетерогенной интеграции
  • Методы битовой линии с низким колебанием и мультиплексированием столбцов для низкоскоростных, устойчивых к шумам, высокоплотных, SRAM 1T1W 8T-bitcell в 10нм CMOS FinFET
  • Двухканальный гибридный аналоговый / цифровой LDO с динамическим рулевым управлением для настраиваемого высокого PSRR и высокой эффективности
  • 435 МГц, стойкий к атаке криптопроцессор 600Kops / J с побочным каналом для безопасного шифрования с открытым ключом RSA-4K в 14 нм CMOS
  • 0,26% КОБ, 10 ^ 28 PUF, устойчивый к моделированию, с ответом на вызов в 14-нм CMOS с возможностью выбора состязательных состязаний с учетом стабильности
  • Устойчивый к SCA двигатель AES с 6000-кратным подавлением утечки во временной / частотной области с использованием нелинейного цифрового регулятора с малым выпадением, каскадного с арифметическими контрмерами в 14-нм CMOS
  • CMOS-совместимая технологическая интеграция SOT-MRAM с двухслойным нижним электродом из тяжелого металла и бесперебойным SOT-переключением 10 нс с помощью STT Assist
  • Конструкция SRAM 10 нм, использующая самоконтролируемый ассистент записи с поддержкой затвора, позволяющий уменьшить VMIN на 175 мВ при незначительных накладных расходах электроэнергии

Коментарии (0)

Здесь пока нет никаких комментариев

Оставьте свои комментарии

  1. Оставить коментарий как гость.
Вложения (0 / 3)
Share Your Location